在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2259|回复: 4

[求助] verilog HDL仿真时报这个错误,是什么原因

[复制链接]
发表于 2010-10-22 16:25:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用modelsim仿真一段简单verilog程序:

module 2_nand(in1,in2,out);
input in1,in2;
output out;
assign out=~(in1&in2);
endmodule

编译时报错:near "module": syntax error

新手上路,谢谢指点!
发表于 2010-10-22 19:48:00 | 显示全部楼层
请遵守某些代码规范,就可以减少不必要的麻烦。如不要数字开头,不要用保留字。。。。
发表于 2010-10-23 23:27:08 | 显示全部楼层
正在关注
发表于 2010-10-23 23:42:09 | 显示全部楼层
不要用数字开头``,改成my_nand ,就行了
发表于 2010-10-23 23:46:32 | 显示全部楼层
顶楼上....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 21:30 , Processed in 0.021412 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表