设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA的各种设计技巧
123下一页
返回列表 发新帖
查看: 4395|回复: 25

[资料] FPGA的各种设计技巧

[复制链接]
yaoxw062240
发表于 2010-8-22 09:42:21 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
FPGA的各种设计技巧 大家各取所需吧

先来FIFO设计技巧
技巧, 设计, 先来

设计一 双端口FIFO.rar

71.44 KB, 下载次数: 18 , 下载积分: 资产 -2 信元, 下载支出 2 信元

基于Verilog_HDL语言的32X8_FIFO设计和高速异步FIFO的实现.rar

172.29 KB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元

异步FIFO结构.rar

532.65 KB, 下载次数: 23 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Asyn_FIFO_Design.rar

223.44 KB, 下载次数: 25 , 下载积分: 资产 -2 信元, 下载支出 2 信元

一个可以综合的Verilog 写的FIFO存储器.rar

14.28 KB, 下载次数: 10 , 下载积分: 资产 -2 信元, 下载支出 2 信元

基于Verilog HDL语言的32X8 FIFO设计和高速异步FIFO的实现.rar

170.65 KB, 下载次数: 32 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

yaoxw062240
 楼主| 发表于 2010-8-22 09:43:46 | 显示全部楼层
FPGA串并转换技巧

用VERILOG HDL语言实现并串、串并接口的转换.PDF

163.83 KB, 下载次数: 16 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yaoxw062240
 楼主| 发表于 2010-8-22 09:46:08 | 显示全部楼层
低功耗设计

低功耗FPGA设计技术.doc

33 KB, 下载次数: 11 , 下载积分: 资产 -2 信元, 下载支出 2 信元

降低FPGA功耗的设计技巧.doc

177 KB, 下载次数: 11 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

yaoxw062240
 楼主| 发表于 2010-8-22 09:51:15 | 显示全部楼层
流水线设计

流水线技术.pdf

1.03 MB, 下载次数: 19 , 下载积分: 资产 -2 信元, 下载支出 2 信元

关于FPGA流水线设计论文(IEEE).pdf

216.5 KB, 下载次数: 15 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复 支持 反对

举报

yaoxw062240
 楼主| 发表于 2010-8-22 09:52:16 | 显示全部楼层
乒乓操作设计技巧

一个源程序

pingpang.rar

162.42 KB, 下载次数: 4 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yaoxw062240
 楼主| 发表于 2010-8-22 09:55:49 | 显示全部楼层
时钟及复位技巧

fpga时钟设计.rar

392.51 KB, 下载次数: 18 , 下载积分: 资产 -2 信元, 下载支出 2 信元

PLD设计技巧——多时钟系统设计.zip

241.82 KB, 下载次数: 13 , 下载积分: 资产 -2 信元, 下载支出 2 信元

PLD设计技巧—如何处理建立保持(Setuphold)时间.zip

115.69 KB, 下载次数: 17 , 下载积分: 资产 -2 信元, 下载支出 2 信元

PLD设计技巧——如何处理内部三态电路.zip

234.61 KB, 下载次数: 3 , 下载积分: 资产 -2 信元, 下载支出 2 信元

大型设计中FPGA的多时钟设计策略.rar

166.17 KB, 下载次数: 23 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA跨时钟域信号设计.rar

145.1 KB, 下载次数: 14 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA时钟讲解.rar

899.37 KB, 下载次数: 18 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yaoxw062240
 楼主| 发表于 2010-8-22 09:57:17 | 显示全部楼层
同步设计技巧

同步器问题.rar

121.54 KB, 下载次数: 6 , 下载积分: 资产 -2 信元, 下载支出 2 信元

(同步电路)优秀设计的十条规律.rar

88.66 KB, 下载次数: 17 , 下载积分: 资产 -2 信元, 下载支出 2 信元

FPGA同步设计培训资料.rar

166.54 KB, 下载次数: 11 , 下载积分: 资产 -2 信元, 下载支出 2 信元

PLD设计技巧——采用同步电路设计.zip

296.76 KB, 下载次数: 18 , 下载积分: 资产 -2 信元, 下载支出 2 信元

基于FPGA的位同步信号提取.rar

195.12 KB, 下载次数: 17 , 下载积分: 资产 -2 信元, 下载支出 2 信元
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yaoxw062240
 楼主| 发表于 2010-8-22 09:59:01 | 显示全部楼层
到此结束 自己顶一个 一起努力哈
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

lqpcwl1986
发表于 2010-8-22 18:24:02 | 显示全部楼层
谢谢楼主
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

narcissist
发表于 2010-8-23 08:17:30 | 显示全部楼层
谢谢楼主分享！！！
回复 支持 反对

举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 13:25 , Processed in 0.048646 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表