设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence NC-Verilog Simulator Tutorial

12 / 2 页下一页

发新帖

查看: 4133|回复: 12

[资料] Cadence NC-Verilog Simulator Tutorial

发表于 2010-8-16 21:11:33 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

非常详细

ncvlogtut.pdf (529.41 KB, 下载次数: 81 )

回复

发表于 2010-8-17 11:07:38 | 显示全部楼层

谢谢啊

回复支持反对

发表于 2010-8-17 16:30:33 | 显示全部楼层

不怎么好

回复支持反对

发表于 2010-8-21 08:26:38 | 显示全部楼层

thanks

回复支持反对

发表于 2010-8-27 01:04:25 | 显示全部楼层

Thanks a lot !!!!!!!!!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-27 13:20:23 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-28 21:08:07 | 显示全部楼层

just so so

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-29 21:28:59 | 显示全部楼层

好东西，顶一下！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-13 18:58:37 | 显示全部楼层

好资料呀，谢谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-2 22:06:35 | 显示全部楼层

the best

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:37 , Processed in 0.023006 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表