在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3390|回复: 10

altera 同步电路的约束与时序分析

[复制链接]
发表于 2010-8-12 19:30:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
altera 同步电路的约束与时序分析 -----ALTERA FPGA的进阶与提高。

Constraining_and_Analyzing_Timing_for_Source_Synchronous_Circuits_with_TimeQuest.pdf

403.44 KB, 下载次数: 70 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-8-20 07:52:47 | 显示全部楼层
Thanks.
发表于 2010-8-20 08:18:40 | 显示全部楼层
非常感谢!!!
发表于 2010-10-20 01:39:58 | 显示全部楼层
DDDDDDDDDDDDDD
发表于 2010-12-6 15:01:45 | 显示全部楼层
谢谢~~~~
发表于 2010-12-6 18:10:33 | 显示全部楼层
多谢,抱走~~
发表于 2010-12-14 19:21:31 | 显示全部楼层
不会是从HANDBOOK里截出来 的一章吧,我要的是一个流程
发表于 2010-12-15 13:23:42 | 显示全部楼层
非常感谢!!!
发表于 2010-12-16 13:11:06 | 显示全部楼层
赞楼主
发表于 2010-12-16 13:12:55 | 显示全部楼层
赞楼主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 18:16 , Processed in 0.026508 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表