设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ASIC综合后的静态验证方法的研究
123
返回列表 发新帖
楼主: jack_1

ASIC综合后的静态验证方法的研究

[复制链接]
shiwj
发表于 2010-5-19 11:42:05 | 显示全部楼层
多谢分享
回复 支持 反对

举报

lextoo
发表于 2010-5-19 12:05:40 | 显示全部楼层
非常感谢信息分享。
回复 支持 反对

举报

vikingg
发表于 2010-5-19 12:06:57 | 显示全部楼层
谢谢分享
1# jack_1
回复 支持 反对

举报

wangmingyi
发表于 2010-8-5 09:53:32 | 显示全部楼层
下来看看
回复 支持 反对

举报

zhaowf
发表于 2012-4-9 13:11:55 | 显示全部楼层
看看！哦
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bbcallpzx
发表于 2012-4-10 10:27:10 | 显示全部楼层
wonderful,great support
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kaixinguo482
发表于 2012-5-2 17:03:52 | 显示全部楼层
还不错
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

似水如烟
发表于 2013-8-18 17:11:02 | 显示全部楼层
XUEXIYIXIA
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 05:37 , Processed in 0.019688 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表