向高手致敬! quartusII下载程序求助!急!

castle

各位高手:
      小弟现手中有块altera公司NIOS II 开发板,其中fpga 型号为EP1C6T400C7.小弟想入门,现仅希望编写些简单的verilog程序,做做实验.我进行了下面几个步骤:
1.新建项目"testLED";
2.新建Verilog编辑器,编写代码:
           'timescale 1ns / 100ps
            module testLED(out_port);
           output out_port;

           reg out_data;
           wire out_port;
           
           initial out_data <=1;   //   out_data<=0也试过
           assign out_port=outdata;
            endmodule
     并编译成功.
3. 利用"tool"中的"assingment edit"分配管脚(参考开发板手册,将out_port分配到一个连到LED的FPGA管脚上);
4. 接好pc与开发板下载接口;
5. 利用"programmer"按纽,选中"testLED.sof"文件下载.
     但是没有预料的效果.
         是不是步骤少了些什么?

[ 本帖最后由 castle 于 2006-9-22 15:38 编辑 ]

afren

最好在选择器件时将没有使用的引脚（unused pins）设置为“三态输入”。我想你的问题应该出在这里。

castle

谢谢！
我去试试，

castle

试了，问题没有解决。不过又发现一个新问题：
    （程序）：module onelight(out_port)
                               output out_port;
                               wire out_port;
                               reg out_data;
                              initial out_data <=1;
                             assign out_port=out_data;
                       endmodule
编译成功后，在“RTL Viewer” 中我发现 out_port的输入端是“0”；而不是“1”；
我又进行了波形仿真，输出out_port还是“0”；问题可能就出在这了。
这是怎么一回事啊？

blue1025

nitial out_data <=1;   error

castle

求教:
     如何改呢?
     目的只是想让输出口"out_port"输出"1".

castle

搞定了．不用reg，直接给out_port=1就行了：）