做SAR ADC的请进

CMOS永日 · 发表于 2015-8-4 22:00:21

回复 1# lonemy

此文的核心思想是加入冗余位来降低DAC settling的难度，就算中间电容没有settle好，只要在校准范围内，后来也可以通过文章里的算法校准过来，但是缺点是加入额外的电容之后，输入的范围压缩了一点

中国战舰16 · 发表于 2015-8-19 19:43:03

shapy · 发表于 2015-9-9 10:33:26

Thx for share. 我想也是放鬆了 DAC settle time 最後精度還是可以K的回來

thwang0 · 发表于 2015-10-13 14:30:34

reading

zhqhxj127 · 发表于 2015-10-13 16:07:45

回复 21# 半支烟

谢谢，正需要

wandola · 发表于 2015-10-13 16:21:41

redundancy.

grjwh · 发表于 2016-4-12 09:26:33

回复 57# ylzlzmm

你好，我也没明白，为啥有个0.5的系数，请问你搞清楚了吗？如果清楚了，请赐教，谢谢！

twostage · 发表于 2016-4-12 09:42:55

settle time

bayvoice · 发表于 2016-4-15 07:03:50

用了level shift，所以是0.5

lcp7547 · 发表于 2016-4-18 17:43:34

xuexiing~~~~~~~~~~~~~~~~~~~~~~~~~~

[求助] 做SAR ADC的请进