设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通VerilogHDL：IC设计核心技术实例详解(源代码) ...
1 ...131415161718192021... 45下一页
返回列表 发新帖
楼主: heji81

精通VerilogHDL：IC设计核心技术实例详解(源代码)

[复制链接]
dillion448
发表于 2007-2-15 12:31:18 | 显示全部楼层
收藏，这本书很好
回复 支持 反对

举报

dillion448
发表于 2007-2-15 12:32:36 | 显示全部楼层
收藏，这本书很好
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

dillion448
发表于 2007-2-15 12:33:49 | 显示全部楼层
收藏，这本书很好
回复 支持 反对

举报

dillion448
发表于 2007-2-16 10:36:13 | 显示全部楼层
强烈支持啊.
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

shuguang0822
发表于 2007-2-26 19:09:30 | 显示全部楼层
谢谢楼主。下来看看。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

water__fire
发表于 2007-2-27 15:35:29 | 显示全部楼层
感谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yuanchuang
发表于 2007-2-28 17:19:37 | 显示全部楼层
abbr_ Synthesizing, and Simulating ASICs and FPGAs using VHDL or Verilog.part05.rar
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

fugly
发表于 2007-3-1 11:20:19 | 显示全部楼层
太感谢了！！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

yqyhaohan
发表于 2007-5-7 01:44:00 | 显示全部楼层
多谢！正需要
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hhg
发表于 2007-5-7 10:06:11 | 显示全部楼层
qian  a  a aa  a a  a
回复 支持 反对

举报

下一页 »
1 ...131415161718192021... 45下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-17 14:12 , Processed in 0.023883 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表