设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › system verilog 3.1标准文档
返回列表 发新帖
查看: 1633|回复: 3

system verilog 3.1标准文档

[复制链接]
TANGHENGYANG
发表于 2010-7-25 15:04:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
system verilog 在verilog-2001标准的基础上作了相应扩展，该文档进行了详细的描述，很好的东东欧。
system

SystemVerilog_3.1_final.pdf

2.26 MB, 下载次数: 46 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

TANGHENGYANG
 楼主| 发表于 2010-7-25 15:06:37 | 显示全部楼层
自己先抢个沙发，呵呵
回复 支持 反对

举报

常立博
发表于 2010-8-4 14:46:44 | 显示全部楼层
楼主英明啊
回复 支持 反对

举报

hoface
发表于 2010-8-5 02:54:40 | 显示全部楼层
收下了 谢谢
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 08:45 , Processed in 0.017786 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表