求助折叠共源共栅零级点分析

seawang · 发表于 2010-7-21 10:46:55

寄生带来的零点的位置，是一对共轭的复数，它的实部，是A点带来的极点的实部的1/2. 不是说零点在A点。个人看法而已。

122013137 · 发表于 2010-7-22 17:18:34

我觉着吧，这个零点分析其实跟miller compensation的零点分析是一样的。
在左边是因为M3的存在，如果没有M3，这个零点就是右半平面的
比如说你在A点加入test信号v，在M6产生电流V*gm6，如果这是一个零点，则这个电 ...
shawnsun 发表于 2010-7-21 06:19

登录/注册后可看大图

hi~
你的答案和我一样，但你的这个推导电路我觉得有些问题
用你描述的这电路，那么应该有 -V*gm6*(reqG_M6)=V，也就是说
应该有-gm6*(reqG_M6)=1,这显然不对吧～？希望讨论下

shadow_cuk · 发表于 2010-7-22 20:52:40

本帖最后由 shadow_cuk 于 2010-7-22 21:35 编辑

赞同六楼的观点,设M3源极为z点,那么
Va=gm3*Vz*rds4
gm6*Va=Vz*s*Cc
则s=gm6*Va/Vz*Cc=gm6*gm3*rds4/Cc

122013137 · 发表于 2010-7-23 09:57:22

赞同六楼的观点,设M3源极为z点,那么
Va=gm3*Vz*rds4
gm6*Va=Vz*s*Cc
则s=gm6*Va/Vz*Cc=gm6*gm3*rds4/Cc
shadow_cuk 发表于 2010-7-22 20:52

登录/注册后可看大图

hi ~
请问你的思路，在M3源极即z点列KCL是怎么列的 i_M3_s+i_Cc=0 既是认为输入vin=0么？

wanghao831218 · 发表于 2010-8-10 15:42:47

各位的可以拿这个电路去仿真一下哦，反正我就是在环路分析的时候看到了左半平面的零点了

wanghao831218 · 发表于 2010-8-10 15:43:51

求各路高手继续分析哈，小第感谢

RAZAVIG · 发表于 2020-10-22 23:10:16

mark，可参考1984年Design Techniques for Cascoded CMOS
Op Amps with Improved PSRR and
Common-Mode Input Range这篇jssc

[求助] 求助折叠共源共栅零级点分析

站长推荐 /2