高手进，芯片ESD电路问题！？

zhukh

Q:你说的是GGMOS或者GCMOS？
A: for IO, i do not recommend you to use gate coupled MOS as ESD protection.
Q: 你说的是GGMOS或者GCMOS？
A: if you want to reduce the parasitic capacitance, use pure diode.
Q: V1,V3不用，可以么？
A: yes, if you don't care about V1 and V3,  and the chip will function well even if  V1 and V3 are damaged by ESD stress.

hehejiuaixiao

11# zhukh

PIN脚被ESD击穿的话，不影响你的芯片内部电路么？

你说的 栅极耦合MOS 结构是怎么样的？
我知道，GGMOS是G,S短接！

zhukh

11# zhukh  

PIN脚被ESD击穿的话，不影响你的芯片内部电路么？

so, why dont you add ESD protection? Every pin need ESD protection!

你说的 栅极耦合MOS 结构是怎么样的？

GCNMOS: C between Drain and Gate, R between Gate and Source.

hehejiuaixiao

13# zhukh

如果用两个二极管加一个电阻来做ESD保护的话，那这两个二极管要用多大的？我现在用的CMOS工艺里，有PDIO和NDIO两种，但是面积选择多大的为好，还有这与pin串联的电阻要多大为好！？谢谢

zhukh

也不一定要加电阻。什么工艺，我没用过工艺提供的PDIO和NDIO二极管。自己画的，1.5um*20um, 3 finger is enough for 0.18um CMOS process. if you want to add resisitor, 100~200ohm is usually used.

hehejiuaixiao

15# zhukh


TSMC .35 工艺，PDIO是做在n井里面的，NDIO是做在衬底上的！？

zhukh

15# zhukh  


TSMC .35 工艺，PDIO是做在n井里面的，NDIO是做在衬底上的！？
hehejiuaixiao 发表于 2010-7-14 20:21

                               
登录/注册后可看大图

我想PDIO应该是P+/Nwell diode, NDIO是N+/Pwell diode
for IO to GND, use N+/Pwell diode
for IO to VDD, use P+/Nwell diode.
or you can use P+/Nwell diode for both.

hehejiuaixiao

17# zhukh
用的是单井工艺，N井工艺！~ESD保护用两个二极管，一个连VDD，一个连GND，两个二极管之间是输出PIN？？？是这样连么？ 但是这个时候，二极管的尺寸（宽，长选多少合适呢？）

kelvinsz

it‘s ok that Pin 2 Pin ESD is Pass

casual3

学习了。。。