大虾指教：在DC中插入扫描链后，多出来data_source和test_mode端口是什么用途？

xpleng · 发表于 2010-7-10 15:36:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

rt。。。。

gbsid · 发表于 2010-7-11 13:44:56

data_source应该就是测试图形的输入端口吧，test_mode是用来选择扫描连测试用的。在具体芯片中需要与外部的功能引脚进行mux

xpleng · 发表于 2010-7-11 15:52:03

但令我迷糊的是：最终综合的电路显示，data_source、clk和test_mode一起接入到一个mux，然后mux的输出送到了触发器的clk端口。data_source应该被当做了测试时钟来用了，怎样将这个端口给去掉呢？

inspectb · 发表于 2010-7-16 15:00:54

那是因为你的时钟不可控，工具作了时钟的autofix，使得在测试时，时钟可以通过芯片的端口直接控制。你可以手动修复这个违规，解决方法要看具体的电路。比如是综合出来的门控电路，可以用SE或TM（即test_mode）信号旁路使能；如果是时钟源不可控，就得像你说的那样加MUX旁路时钟。

yohuang · 发表于 2010-7-16 15:58:32

本帖最后由 yohuang 于 2010-7-18 11:36 编辑

楼上说的有道理，scan design rule里面要求所有的flip-flop clocks must be controllable from primary inputs.如果你的flip-flop的clock是gated-clock那么flip-flop就不能直接被primary input控制了，所以可能会形成你说的问题。

inspectb · 发表于 2010-7-17 14:46:51

我不认同楼上的这种处理方法。因为插入门控器件有两个目的，一个是省电，一个是省面积。只有符合一定个数（比如说三个以上）的寄存器组才会使用门控时钟。如果为了寄存器的时钟可控，而将门控时钟去掉，那不是捡了芝麻丢了西瓜吗？DFT文档里有介绍处理的方法，即是用SE和你所画电路的D2端相或后和时钟相与，这样就可以把D2旁路掉，从而实现时钟可控。

gyuek · 发表于 2010-7-19 11:24:29

学习了!

susan1117 · 发表于 2010-7-20 14:13:13

帮顶了

manu2110 · 发表于 2011-5-24 04:15:59

thanks

gnoc · 发表于 2014-3-8 10:39:36

路过，学习~

[求助] 大虾指教：在DC中插入扫描链后，多出来data_source和test_mode端口是什么用途？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1