设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE Standard Verilog Hardware Description Language( ...

123 / 3 页下一页

发新帖

楼主: cdapple

[资料] IEEE Standard Verilog Hardware Description Language(2001)

发表于 2010-7-25 21:48:52 | 显示全部楼层

学习一下

回复支持反对

发表于 2010-7-28 21:18:37 | 显示全部楼层

谢谢，正好研究下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-26 21:42:12 | 显示全部楼层

hao dongxi xiexie

回复支持反对

发表于 2010-11-28 18:37:58 | 显示全部楼层

thank so much

回复支持反对

发表于 2010-12-1 14:13:25 | 显示全部楼层

下了看看、~
谢谢楼主~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-5 10:09:19 | 显示全部楼层

这个是好东西

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-14 16:01:10 | 显示全部楼层

回复 1# cdapple

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-21 12:11:21 | 显示全部楼层

好东西，顶

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-6-1 17:18:42 | 显示全部楼层

good reference

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-11-2 17:16:53 | 显示全部楼层

就是没有书签，看起来不够方便

回复支持反对

123 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 09:33 , Processed in 0.021530 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表