在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4944|回复: 11

[求助] 总线问题请教

[复制链接]
发表于 2010-7-1 14:13:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题是这样的:从cpu过来的数据总线,接到FPGA了,FPGA后面又接了一个CPLD,等于说,FPGA既要将数据总线自己用,又要输出给CPLD用,该怎么实现了?
 楼主| 发表于 2010-7-1 14:23:55 | 显示全部楼层
期待热心人指导!!!!!!!
发表于 2010-7-1 14:49:57 | 显示全部楼层
你的难题是数据总向是双向的不好办对吧?
以前做项目也出现过这情况,那时因为两片FPGA之间的连线资源较多,把它们之间的数据总结分为送出去的数据线和接收回的数据线了,
你也可以直接这么做
cpu_data = (out_en_a = 1'b1) ? data_out_a : 'bz;
cpu_data = (out_en_b = 1'b1) ? data_out_b : 'bz;
data_in_a = cpu_data;
data_in_b = cpu_data;
根据地址线分段的不同对out_en_a和out_en_b进行操作,比如最高位为0时分给FPGA使用,最高位为1时分给CPLD使用。
 楼主| 发表于 2010-7-1 15:03:50 | 显示全部楼层
恩,楼上的说的对!主要是对CPLD既要读也要写操作
 楼主| 发表于 2010-7-1 15:16:49 | 显示全部楼层
我看有的书上建议在内部把输入和输出分开,数据总线到在FPGA后分开,那总线又要和CPLD相连的话,再把分开的总线合起来还是怎么弄?
 楼主| 发表于 2010-7-1 15:22:36 | 显示全部楼层
我看有的书上建议在内部把输入和输出分开,数据总线到在FPGA后分开,那总线又要和CPLD相连的话,再把分开的总线合起来还是怎么弄?
发表于 2010-7-1 15:51:24 | 显示全部楼层
data_in_a = cpu_data;
data_in_b = cpu_data;    这个不变
cpu_data = (out_en_a = 1'b1) ? data_out_a : 'bz;
cpu_data = (out_en_b = 1'b1) ? data_out_b : 'bz;
改为
assign data_out_ab = (addr_sel = 1'b0) ? data_out_a : data_out_b;
assign cpu_data = (out_en = 1'b1) ? data_out_ab : 'bz;
其中data_in_b 和data_out_b送往CPLD
 楼主| 发表于 2010-7-1 19:32:46 | 显示全部楼层
非常感谢!!!!!!!
发表于 2010-7-13 14:23:07 | 显示全部楼层
本帖最后由 ic-designer 于 2010-7-13 14:29 编辑

FPGA应该做接口转换的功能,CPU总线与CPLD接口而已.
没有具体的CPU总线说明,至少有控制,数据,地址,握手信号吧?
你可以在FPGA你自定义的协议也可
发表于 2010-7-14 16:05:10 | 显示全部楼层
自己定义一个借口就可以了吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 03:46 , Processed in 0.030326 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表