关于FPGA实现过程的问题！！

kuloloo · 发表于 2010-6-24 16:41:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好，我是刚开始学习fpga的菜鸟，最近遇见一个问题
写了一段代码，进行数据的存储
综合阶段没有什么问题
在实现阶段出现这样的警告：
"WARNING

hysDesignRules:367 - The signal <DESIGN_MODULE/TXN> is incomplete."

The signal does not drive any load pins in the design.
请问一下，这种问题是怎么样产生的？？
应该怎么样来解决这问题，谢谢大家了！！

guot · 发表于 2010-6-24 17:06:01

把你的代码贴上来看看，这样看不出来是什么问题。。

kebon22 · 发表于 2010-6-24 20:50:24

貌似这个信号没有输入值。

ironszark · 发表于 2010-6-25 20:28:46

是这个信号你定义了，但没有用，也就是没有load。。仔细查看代码

[求助] 关于FPGA实现过程的问题！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1