modelsim 仿真问题 对象框没信号列表 （已解决）

xnjd12566

达人们 当利用 modelsim se 6.2b 运行 test文件 怎么对象框中没有信号列表？这样add wave 就会现No objects found matching '/test_counter/*'的错误
想知道是哪里出了问题 谢谢  刚学此软件哈
下面是test_counterd原代码
module test_counter;
reg clk, rst;
wire [7:0] count;
counter #(5,10) dut (count,clk,rst);
initial // Clock generator
  begin
    clk = 0;
    #10 forever #10 clk = !clk;
  end
  
initial // Test stimulus
  begin
    rst = 0;
    #5 rst = 1;
    #4 rst = 0;
    #50000 $stop;
  end
  
initial
    $monitor($stime,, rst,, clk,,, count);
   
endmodule   

下面是 counter.v的原代码
module counter (count, clk, reset);
output [7:0] count;
input clk, reset;
reg [7:0] count;
parameter tpd_clk_to_count   =  1;
parameter tpd_reset_to_count =  1;

function [7:0] increment;
input [7:0] val;
reg [3:0] i;
reg carry;
  begin
    increment = val;
    carry = 1'b1;
    /*
     * Exit this loop when carry == zero, OR all bits processed
     */
    for (i = 4'b0; ((carry == 4'b1) || (i <= 7));  i = i+ 4'b1)
       begin
         increment = val ^ carry;
         carry = val & carry;
       end
  end      
endfunction
always @ (posedge clk or posedge reset)
  if (reset)
     count = #tpd_reset_to_count 8'h00;
  else
     count <= #tpd_clk_to_count increment(count);
/*
* To make module counter synthesizeable, use the following
*  alternate form of the always block:
*/
/***********************************************
always @ (posedge clk or posedge reset)
  if (reset)
     count <= 8'h00;
  else
     count <= count + 8'h01;
***********************************************/
endmodule

eaglelsb

initial
    $monitor($stime,, rst,, clk,,, count);
应是dut.count, 如果不写路径，默认是当前路径。

duanwuyu

达人们 当利用 modelsim se 6.2b 运行 test文件 怎么对象框中没有信号列表？这样add wave 就会现No objects found matching '/test_counter/*'的错误
～～～～～～～～～～～～～～～～～～～～～～～～～～～～～～应该是没有编译

xnjd12566

我已经改了 但还是不行
我是按下面流程：
把以上的counter.v和test_counter.v编译到库work后
然后再在work库列表中双击 test_counter.v  在objects框中还是没有信号列表
实际应该是有 clk 和rest信号的啊 不知道是哪里出了问题 请帮忙分析一下 谢谢
双击test_counter.v后编译窗口的信息如下
top level modules:
#  counter
modelsim>vsim work.test_counter
# vsim work.test_counter
# ** Note: (vsim-3812) Design is being optimized...
# Loading work.test_counter(fast)
add wave sim:/test_counter/*
# (vish-4014) No objects found matching '/test_counter/*'.
上面红色的（fast）书上编译的信息里面没有的 是不是那里的问题？

MOSFET

被优化掉了
命令行用 vsim -novopt
或者修改modelsim.ini里面的选项，去掉优化。

Satan08

很想帮你，但是我也不懂亚。

windl32

simulate without optimization

xnjd12566

达人 能不能说详细点 在modelsim.ini怎样修改 谢谢了

xnjd12566

还在不  能不能说详细点 谢谢了

xnjd12566

呵呵 行了哈  命令行运行 vsim -novopt work.test_counter
就行了  遇到同样问题的同学们 请注意了
谢谢 各位了