设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA异步时钟设计中的同步策略

123 4 5 / 5 页下一页

返回列表发新帖

楼主: walkerwen1

[资料] FPGA异步时钟设计中的同步策略

发表于 2011-6-30 06:30:17 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2011-6-30 11:25:02 | 显示全部楼层

thankyou

回复支持反对

使用道具举报

发表于 2011-7-4 13:41:34 | 显示全部楼层

thank you!

回复支持反对

使用道具举报

发表于 2011-7-4 13:52:03 | 显示全部楼层

kankan

回复支持反对

使用道具举报

发表于 2011-7-4 18:57:37 | 显示全部楼层

先看看再评论

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-7-4 23:11:18 | 显示全部楼层

回复 1# walkerwen1

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-7-7 08:35:42 | 显示全部楼层

Thanks very much!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-7-14 17:15:19 | 显示全部楼层

谢谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-7-15 08:58:33 | 显示全部楼层

down了，多谢。讲解了亚稳态和几个同步的方法。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-7-15 14:06:01 | 显示全部楼层

asdfjkljajfdalsjlajfdjlksdajfklfdsjkfldsjdsaff

回复支持反对

使用道具举报

123 4 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /3

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-7 20:26 , Processed in 0.946326 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表