ISE调用modelsim进行前仿真的问题

ydlhoho · 发表于 2010-5-13 12:33:40

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

ISE调用modelsim进行前仿真时的出现以前错误，代码中调用了FIFO的IP核。期待高手解答，不胜感激
# Loading work.tt
# Loading work.test_FIFO
# Loading work.test_FIFO_IP
# ** Error: (vsim-3033) ../scr/test_FIFO_IP.v(157): Instantiation of 'FIFO_GENERATOR_V4_4' failed. The design unit was not found.
#       Region: /tt/uut/test_FIFO_IP
#       Searched libraries:
#          C:\Modeltech_xe_starter\xilinx\verilog\xilinxcorelib_ver
#          C:\Modeltech_xe_starter\xilinx\verilog\unisims_ver
#          C:\Modeltech_xe_starter\xilinx\verilog\unimacro_ver
#          E:\test_FIFO_IP_1\test\work
# Loading work.glbl
# Error loading design
# Error: Error loading design
#       Pausing macro execution
# MACRO ./tt.fdo PAUSED at line 9

eaglelsb · 发表于 2010-5-13 20:38:47

在simulation时vsim work.(name)_tb.v work.glbl.v
两个一起仿真

houjibin · 发表于 2010-5-13 21:08:31

应该是库没有编译好吧

yuanwolf2008 · 发表于 2010-5-13 22:04:06

应该是库没有编译好吧

feicuiqiao · 发表于 2010-5-17 17:39:50

没有把库加载好

silencefpga · 发表于 2010-5-19 18:35:00

呵呵，是库文件没编译，以下是我的解决办法点到仿真模式，在source里面选中你建立工程选择的芯片，然后看Processes，点开，有个compile HDL simulation library，运行一下就OK了”

zllei · 发表于 2010-5-20 20:41:54

学习啊

小焊盘 · 发表于 2010-5-20 21:00:27

要是调用IPCore，一定要先编译库，要是代码简单且全为行为描述，就可以不用编译库了。

wswss11986 · 发表于 2010-6-10 22:48:57

Xilinx的库没编译过去
\Xinlinx\ISE\bin\ntcompxlib.exe

xnjd12566 · 发表于 2010-6-11 17:30:33

学习学习

[求助] ISE调用modelsim进行前仿真的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2