大型设计中FPGA的多时钟设计策略.pdf

xiyu418 · 发表于 2007-6-11 00:40:36

好东东，支持一下

freelion · 发表于 2007-6-11 11:01:26

HAVE A LOOK!! THANKS!

cool88now · 发表于 2007-7-19 03:44:16

Thanks a lot.

c.kgb · 发表于 2007-11-25 12:49:37

利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种
多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何
进行布线，本文将对这些设计策略深入阐述。

hahaez · 发表于 2007-12-4 15:15:25

感謝你的分享

aazz · 发表于 2008-1-9 10:35:20

好东东啊

crystalfly · 发表于 2008-1-27 23:08:51

要了
谢谢楼主

zz_3070 · 发表于 2008-3-22 07:51:29

xiexie

guxinjian · 发表于 2008-3-22 16:08:50

很郁闷

du139123456789 · 发表于 2008-3-23 11:40:48

哈哈不早了该看了2

[资料] 大型设计中FPGA的多时钟设计策略.pdf