在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: hanjihui

[资料] 大型设计中FPGA的多时钟设计策略.pdf

[复制链接]
发表于 2007-6-11 00:40:36 | 显示全部楼层
好东东,支持一下
发表于 2007-6-11 11:01:26 | 显示全部楼层
HAVE A LOOK!! THANKS!
发表于 2007-7-19 03:44:16 | 显示全部楼层
Thanks a lot.
发表于 2007-11-25 12:49:37 | 显示全部楼层
利用FPGA 实现大型设计时,可能需要FPGA 具有以多个时钟运行的多重数据通路,这种
多时钟FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何
进行布线,本文将对这些设计策略深入阐述。
发表于 2007-12-4 15:15:25 | 显示全部楼层
感謝你的分享
发表于 2008-1-9 10:35:20 | 显示全部楼层
好东东啊
发表于 2008-1-27 23:08:51 | 显示全部楼层
要了
谢谢楼主
发表于 2008-3-22 07:51:29 | 显示全部楼层
xiexie
发表于 2008-3-22 16:08:50 | 显示全部楼层
很郁闷
发表于 2008-3-23 11:40:48 | 显示全部楼层
哈哈不早了该看了2
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:07 , Processed in 0.023186 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表