数模混合怎么后仿

englishwin · 发表于 2010-4-27 22:50:06

您需要登录才可以下载或查看，没有账号？注册

×

一部分电路是在cadence里搭的，一部分是用verilog综合的，分别做好版图提取寄生参数和sdf文件后，怎么能在一起后仿呢。不想把数字部分的门级网表转成spice再一起仿，这样电路大了速度较慢。就好像前仿可以用spectreverilog一样，不知后仿怎么弄，请教~

yongjiefan · 发表于 2010-5-10 18:11:02

我也想知道啊，有没有高手啊

我的问题跟楼主一样

jianbinma · 发表于 2010-5-27 17:45:19

我们是用HSIM做的，速度比较快，比spectre快很多，HSIM的精度虽然比不上spice和spectre,不过不会差很远，HSIM的精度还可以根据需要给不同模块设置单独的仿真精度，很好用。

englishwin · 发表于 2010-6-30 13:25:24

3# jianbinma
我是把综合以后的门级网表转成spice网表再用hsim仿，但电路大了以后依然会比较慢。你是hsim同时仿真数字部分门级网表（不是管级）和模拟部分的spectre网表吗？

putechen · 发表于 2012-8-8 17:22:14

同问。
数字的那块好处理，.v的后端网表IUS也可以搞定，问题是模拟后端怎么封装起来，在界面里面run。
不知道AMS是否提供命令行形式的。模拟部分一个网表，数字部分一个网表。还是用AMS的思路分别来仿真。

whynoreason · 发表于 2012-11-7 14:04:32

楼主，想问你后来是怎么进行数模混合后仿的呢？诚心请教，多谢！

黑丝yyds · 发表于 2021-6-9 21:11:27

楼主，想问你后来是怎么进行数模混合后仿的呢？诚心请教，多谢

sunflowerssi · 发表于 2025-6-4 09:46:34

如果数模混合电路中，数字电路中部分模块的输出连接到模拟模块，模拟模块的输出连接到部分数字模块的输入。这样的话如果直接对数字部分做综合，那么综合工具不知道模拟部分的延迟，这种情况应该怎么办

lzc123 · 发表于 2025-11-25 15:42:18

sunflowerssi 发表于 2025-6-4 09:46
如果数模混合电路中，数字电路中部分模块的输出连接到模拟模块，模拟模块的输出连接到部分数字模块的输入。 ...

你好，接口时序的这个问题你们现在解决了吗，我们现在也遇到了相同的问题。

账号		自动登录	找回密码
密码			注册

[求助] 数模混合怎么后仿