在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4470|回复: 5

[求助] 请问如何在设计中减小系统offset??

[复制链接]
发表于 2010-4-21 10:18:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问坛子里的老手们,如何在设计运放或者是比较器时减小系统offset,Allen书中比较器那一章有提到“恰当的设计可以消除系统失调”,不明白该如何做,谢谢大家。
发表于 2010-4-21 13:25:16 | 显示全部楼层
采用大的gm,输入采用Pmos晶体管,采用噪声消除技术,如chopper,Auto-zero
发表于 2010-4-21 16:42:54 | 显示全部楼层
对两级放大器来说,是可以的

就是第一级和第二级的管子要成一定的比例关系,不能随心所欲。
发表于 2010-4-21 19:28:47 | 显示全部楼层
请问fastsilicon,有文件可以参考吗?
发表于 2011-8-9 16:35:47 | 显示全部楼层
论坛上很多论文
发表于 2011-8-9 17:38:36 | 显示全部楼层
补充一点,layout 上的注意
130以下和以上也有比较多的差别
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 20:26 , Processed in 0.021032 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表