在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4343|回复: 18

[讨论] 在设计中要所有 的管子的尺寸采用同一个w/l的倍数吗

[复制链接]
发表于 2010-4-18 23:28:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在设计中要所有 的管子的尺寸采用同一个w/l的倍数吗
在附件berkely的设计报告里给出的方案中基本上所有的管子都不是采用的w/l的倍数????

Gain boosting OPA design report.pdf

304.59 KB, 下载次数: 33 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-4-18 23:37:43 | 显示全部楼层
没必要的,要看具体电路要求
 楼主| 发表于 2010-4-19 00:02:22 | 显示全部楼层
就只是做运放不是做偏置电路需要吗
发表于 2010-4-19 09:15:32 | 显示全部楼层
不是吧
发表于 2010-4-19 09:37:55 | 显示全部楼层
我觉得保证倍数关系是因为 便于画版图,如果你相邻的MOS管w/l不一样,会导致同一排的版图看起来很乱。
 楼主| 发表于 2010-4-19 09:59:50 | 显示全部楼层
那到底要不要呢
发表于 2010-4-19 17:29:43 | 显示全部楼层
不需要,但需要match的一組電路便需採用same unit size.
发表于 2010-4-20 13:29:13 | 显示全部楼层
不一定,看具体需要
发表于 2010-4-20 15:12:55 | 显示全部楼层
不错啊
发表于 2010-4-22 09:05:40 | 显示全部楼层
不需要
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 20:08 , Processed in 0.022338 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表