VCO TANK的共模设计电路和phase noise

xwlpxc · 发表于 2010-4-17 16:52:59

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 xwlpxc 于 2010-4-17 16:54 编辑

如下图所示，由于设计高PSRR附属电路的需要，在电感的中心点接一个uF片外电容，但是发现接上后相位噪声下降了4～5个DB。
不是很明白，电容接入的地方不是AC地吗？
为什么有这么大的影响？
有什么方法改进？

depend135 · 发表于 2010-4-18 16:32:42

嗯，先看看noise summary上哪个分量变多了

xwlpxc · 发表于 2010-4-18 16:52:30

嗯，先看看noise summary上哪个分量变多了
depend135 发表于 2010-4-18 16:32

登录/注册后可看大图

noise summary怎么看出其中的门道？
烦请指点

depend135 · 发表于 2010-4-18 21:58:38

对比一下，加和不加两种情况，那个噪声源的贡献发生明显变化，再进行分析

forever6269 · 发表于 2010-4-20 12:31:27

ddddddddddddddddddd

ralphtwtw · 发表于 2016-3-17 23:37:14

learning !!!

tgvcat · 发表于 2016-3-18 11:14:24

感谢分享！

nicro · 发表于 2016-3-19 16:34:44

確定這是正確設計

ralphtwtw · 发表于 2016-8-16 16:29:51

just sim it !!!

[原创] VCO TANK的共模设计电路和phase noise

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1