在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2307|回复: 7

[求助] FPGA中的错误

[复制链接]
发表于 2010-4-16 16:19:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ERROR:HDLCompilers:87 - "E:\cam32x16_test\pcores\cam32x16_v1_00_a/hdl/verilog/user_logic.v" line 138 Could not find module/primitive 'cam_32x16'

谁遇到过这样的错误,知道的请说详细点,谢谢
发表于 2010-4-16 17:16:55 | 显示全部楼层
http://www.xilinx.com/support/answers/23448.htm
到这个网址上看一下,可能会有帮助的
 楼主| 发表于 2010-4-16 17:26:18 | 显示全部楼层
谢谢。
发表于 2010-4-16 17:56:59 | 显示全部楼层
你是用的网上下的51之类的模块吧?这些模块综合时,有一些设定.
 楼主| 发表于 2010-4-16 19:12:20 | 显示全部楼层
我自己写的模块,其中例化了一个FPGA自带的ip核
发表于 2010-4-16 20:59:27 | 显示全部楼层
'cam_32x16'是你调用的IP吗,是不是指定的库文件路径不对。
发表于 2010-4-19 10:59:56 | 显示全部楼层
同意楼上,模块调用出错。。。检查路径和名称!
 楼主| 发表于 2010-4-19 13:10:30 | 显示全部楼层
'cam_32x16' 是我自己写的一个模块,其中包含了一个ip,我已经把'cam_32x16' 考到了顶层ISE工程下面,
请问路径在哪里设置
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 18:18 , Processed in 0.025148 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表