请问大家如何评估PLL输出jitter？

liuguojia612 · 发表于 2010-4-19 11:41:14

10# bettersilicon

请问下在仿真的时候的jitter怎么测量？我用spectreRF测得jitter貌似不对啊。我想问下不用spectreRF怎么测，有没有片上测量方法？

sunnyffp · 发表于 2010-5-16 09:32:34

电源噪声可以随机加然后仿瞬态叠眼图
MOS管噪声估计加不进去,所以仅能有个大概的分析

liuguojia612 · 发表于 2010-5-16 12:32:14

电源噪声可以随机加然后仿瞬态叠眼图
MOS管噪声估计加不进去,所以仅能有个大概的分析
sunnyffp 发表于 2010-5-16 09:32

登录/注册后可看大图

高手我不太明白你的意思。怎么随机加电源噪声啊？什么是叠眼图？有什么资料可以参考吗？
谢谢~~~

fogworld · 发表于 2010-5-16 17:08:05

wavescan带的计算器有eye diagram分析。

oricnash · 发表于 2010-5-20 12:53:49

似乎也只能叠眼图來估計

oricnash · 发表于 2010-5-20 13:25:16

似乎也只能叠眼图來估計

tayo134 · 发表于 2010-5-20 14:05:16

告诉你，上面的方法都不对，tran仿真是没有噪声的，tran下也不能加入噪声。一：噪声只能进行统计，没法在tran下模拟出来二：加入了也没法仿三：能仿也仿不动。不信你试试。
但是你可以做pnoise仿真，然后将频域的pnoise转换为时域的jitter。（分模块做，然后再进行系统换算，PLL整体没法做。）
一般仿真出来的与实测的比较接近。不过你的输入范围（不是输出？）在100M~500M不是很好弄，需要仔细选择IO，在做PCB的时候也要特别注意，要不然，你的时钟信号可能送不到PLL里面去。(一般的PLL输入频率都比较低，因为普通的晶体的频率都不高，40M以下吧)

sejimmu · 发表于 2010-5-20 14:19:52

楼上的哥们，“将频域的pnoise转换为时域的jitter”怎么操作哦？

topeeit · 发表于 2010-6-2 21:39:50

記得加noise

liuguojia612 · 发表于 2010-6-2 21:48:38

楼上的哥们，“将频域的pnoise转换为时域的jitter”怎么操作哦？
sejimmu 发表于 2010-5-20 14:19

登录/注册后可看大图

同问~~~

[求助] 请问大家如何评估PLL输出jitter？

站长推荐 /1