设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 分享书籍：基于Quartus II的FPGA_CPLD设计.
123456下一页
返回列表 发新帖
楼主: huizi0711

[资料] 分享书籍：基于Quartus II的FPGA_CPLD设计.

[复制链接]
发表于 2010-5-16 13:22:27 | 显示全部楼层
谢谢！！！！！！！！！！！！！
回复 支持 反对

使用道具 举报

发表于 2010-5-16 13:26:17 | 显示全部楼层
赚点分数，哈哈
回复 支持 反对

使用道具 举报

发表于 2010-5-16 13:27:40 | 显示全部楼层
好书！
回复 支持 反对

使用道具 举报

发表于 2010-5-16 13:45:01 | 显示全部楼层
赚点分数，哈哈
回复 支持 反对

使用道具 举报

发表于 2010-5-16 14:27:40 | 显示全部楼层
赚分的。。。。。。。。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

denhua
发表于 2010-9-25 12:37:48 | 显示全部楼层
如何用perl生成状态机(verilog)
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

denhua
发表于 2010-9-25 12:39:44 | 显示全部楼层
谢谢分享了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

denhua
发表于 2010-9-25 13:41:23 | 显示全部楼层
谢谢分享了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

denhua
发表于 2010-9-25 14:28:32 | 显示全部楼层
谢谢分享了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-10-3 23:46:20 | 显示全部楼层
多谢，下来看看
回复 支持 反对

使用道具 举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 19:02 , Processed in 0.563568 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表