在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 21290|回复: 79

[资料] (PDF电子书)Verilog HDL与数字ASIC设计基础

[复制链接]
发表于 2010-4-13 19:01:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 jiemizhe 于 2011-3-8 20:39 编辑

QQ截图未命名.jpg
http://www.eetop.cn/bbs/viewthread.php?tid=162906&highlight=Verilog%2BHDL%D3%EB%CA%FD%D7%D6ASIC%C9%E8%BC%C6%BB%F9%B4%A1这是论坛上有PDG版的电子书,方便大家永久查看,上传PDF版的

目录
第1章 概述
1.1 EDA技术的发展
1.2 硬件描述语言
1.3 可编程逻辑器件与专用集成电路
1.4 数字系统设计方法
1.5 EDA设计工具的选择
思考题和习题一
第2章 Verilog HDL基础
2.1 Verilog HDL的基本语法规则
2.2 Verilog HDL运算符
2.3 Verilog HDL程序的基本结构
2.4 逻辑功能的仿真与测试
思考题和习题二
第3章 Verilog HDL常甩建模方式
3.1 Verilog HDL结构级建模
3.2 Verilog HDL数据流建模
3.3 Verilog HDL行为级建模
3.4 Verilog HDL函数与任务的使用
思考题和习题三
第4章 有限状态机设计
4.1 状态机的基本概念
4.2 基于Verilog HDL的状态机描述方法
4.3 状态机设计中的关键技术
4.4 状态机设计举例
第5章 Altera公司的CPLD/FPGA
第6章 Altera FPGA器件的配置
第7章 Quartus Ⅱ6.0软件的使用
第8章 数字电路与系统的设计实例
第9章 异步串口通信及UART实现
第10章 数字电路与数字系统实验
附录A Verilog HDL关键字
附录B 常用EDA软件使用指南
附录C Altera DE2开发板的使用说明
参考文献
Verilog HDL与数字ASIC设计基础.part1.rar (3.81 MB , 下载次数: 1047 )
Verilog HDL与数字ASIC设计基础.part2.rar (3.81 MB , 下载次数: 699 )
Verilog HDL与数字ASIC设计基础.part3.rar (2.81 MB , 下载次数: 691 )
发表于 2010-4-13 20:04:46 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-13 20:06:03 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-13 21:54:02 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2010-4-13 22:48:26 | 显示全部楼层
赞美~
回复 支持 反对

使用道具 举报

发表于 2010-4-14 09:33:59 | 显示全部楼层
thanks!
回复 支持 反对

使用道具 举报

发表于 2010-4-14 09:35:37 | 显示全部楼层
谢谢分享!
回复 支持 反对

使用道具 举报

头像被屏蔽
发表于 2010-4-14 10:48:55 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
回复 支持 反对

使用道具 举报

发表于 2010-4-14 10:53:24 | 显示全部楼层
xiexie la
回复 支持 反对

使用道具 举报

发表于 2010-4-14 15:32:03 | 显示全部楼层
3X3X3X    .
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 13:16 , Processed in 1.482767 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表