设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 静态时序分析在高速FPGA设计中的应用

12 / 2 页下一页

发新帖

查看: 3422|回复: 11

[原创] 静态时序分析在高速FPGA设计中的应用

发表于 2010-4-8 22:41:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

很好的文章

静态时序分析在高速FPGA设计中的应用.PDF

130.87 KB, 下载次数: 90 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

发表于 2010-4-9 14:15:11 | 显示全部楼层

seeeeeeeee

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-4-13 08:51:58 | 显示全部楼层

thanks

回复支持反对

发表于 2010-4-13 11:03:20 | 显示全部楼层

xiexie

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-4-13 20:54:15 | 显示全部楼层

kanaknakana

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-31 11:48:40 | 显示全部楼层

资料不错，谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-9-5 14:38:31 | 显示全部楼层

顶，好个毛，哪来的一篇论文而已，说了点皮毛而已

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-1-11 14:37:45 | 显示全部楼层

seeee

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-11-28 21:39:04 | 显示全部楼层

谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-2-24 22:05:02 | 显示全部楼层

谢谢，学习中

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 07:53 , Processed in 0.028459 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表