设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › fifo_verilog代码
123
返回列表 发新帖
楼主: lvfly

[资料] fifo_verilog代码

[复制链接]
发表于 2012-8-1 16:10:45 | 显示全部楼层
看看，貌似不错
回复 支持 反对

使用道具 举报

发表于 2012-8-1 17:11:45 | 显示全部楼层
这个是好东西啊。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-8-1 17:14:49 | 显示全部楼层
有没有vhdl版本的啊
回复 支持 反对

使用道具 举报

发表于 2012-8-2 00:19:01 | 显示全部楼层
好东西 ，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-8-2 00:19:19 | 显示全部楼层
请问·
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2013-1-8 15:23:20 | 显示全部楼层
不错，顶一个
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2013-4-17 11:01:31 | 显示全部楼层
为什么没有同步的？
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-21 21:06 , Processed in 0.018244 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表