在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2874|回复: 7

[求助] FPGA设计中的一个问题

[复制链接]
发表于 2010-3-22 18:36:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我最近做一个数据采集处理的系统,用的是采样率为200M的AD芯片,采集后的数据输入FPGA进行FFT运算,可是FFT的时钟不能运行到200M来处理数据,我就用FIFO来缓冲数据,FIFO的一个写时钟是200M而读时钟是100M,请问在Cyclone的芯片中可以实现200M的写时钟吗?如果不行的话,有什么办法可以处理这200M的数据了?
发表于 2010-4-5 00:25:45 | 显示全部楼层
不知道
发表于 2010-4-5 03:55:40 | 显示全部楼层
如果你的FPGA不能工作的那么快,是不是可以考虑在板子上加一个单片机来控制AD,然后写到SRAM里。之后让FPGA从SRAM里面读,然后处理
在做相似的东西,大家相互探讨下
发表于 2010-4-5 22:47:24 | 显示全部楼层
学习下。。。
发表于 2010-4-6 10:13:52 | 显示全部楼层
CYCLONE 3 勉强可以跑到200M,可以试试看,
平时我们用来跑184M
发表于 2010-4-6 13:07:57 | 显示全部楼层
200M 小意思
发表于 2010-4-6 21:09:48 | 显示全部楼层
不懂啊
发表于 2010-4-6 22:35:55 | 显示全部楼层
没用过那片子,其实没必要AD采那么快吧,你就在FPGA里用100M时钟再采一次呗,100M的精确已经很高了吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 01:59 , Processed in 0.043193 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表