在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3019|回复: 7

[原创] ADC 动态特性随输入频率变化?都来看看吧

[复制链接]
发表于 2010-3-18 16:46:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在做ADC, 仿真出ADC动态特性EBOT (有效位) 随输入频率增大会降低, 如30Mclock,在6M输入,EBOT有9.6, 在14M输入降到9.0. 降得比较多,我把采样switch改为理想的,还是会降低,大虾们说说你们的经验好吗? 怎样才能有比较稳定的EBOT?
 楼主| 发表于 2010-3-19 13:48:32 | 显示全部楼层
没人呀
发表于 2010-3-22 18:47:10 | 显示全部楼层
这是正常的啊!
你是用的什么结构的啊?不过从你的精度和速度来看,应该是pipeline的吧!
关键是你第一级的采样保持的带宽是否跟得上(主要在op上),你可以单独对这一级做一下仿真。
当然后面的stage也有影响,但是非常小
如果你的采样保持没有问题的话,那么你可以看一看你的输入带宽(跟电容两端的开关都有关系,假如采样与op无关的话),这个从你的输出code上可以很多容易得到,就是你的输出code不是满幅度的。这样的话,可以增加输入带宽或者增大输入信号的幅度
发表于 2010-3-22 18:51:37 | 显示全部楼层
另外,如果你tran下的ENOB只有9.6bit的话,有点低,tapeout后上9bit不容易,不过还要看你对噪声、匹配计算的精度及对建立时间所留的余量及准确度,要是都计算得很准确,应该也没有问题
不过也看你设计所要求的ENOB了,呵呵
发表于 2010-3-22 19:14:47 | 显示全部楼层
感谢楼主的分享了!
发表于 2010-3-23 12:48:29 | 显示全部楼层
本来就应该随输入频率增加降低,有什么问题,这是正常的啊
发表于 2010-3-24 11:40:12 | 显示全部楼层


是这样的,但是他的问题是30Mps的ADC,普通应用自少应该保证0~15MHz的输入频率范围内性能在设计指标内才行。
除非他的应用的输入信号频率只有几MHz
 楼主| 发表于 2010-3-29 17:16:30 | 显示全部楼层
多谢tayo134!!看得出是个大虾!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 02:41 , Processed in 0.030364 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表