在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: decade

[资料] 原书完整例子:SystemVerilog_for_Verification书中完整的例子

[复制链接]
发表于 2014-5-10 18:35:44 | 显示全部楼层
arb_if ------The arbiter example from Chapter 5.
uniquearray ------The unique array example from Chapter 6.
atm_virt_if ------The ATM switch with virtual interfaces, from Chapter 10.
multi_virt_if_port------ The multiple virtual interface example from Chapter 10, which passes an array of virtual interfaces through a port.
multi_virt_if_xmr ------The multiple virtual interface example from Chapter 10, which passes an array of virtual interfaces through a cross-module reference.
Utopia ------Chapter 11 shows a complete SystemVerilog testbench for an ATM design. Here is the complete testbench and code, ready to run.
发表于 2014-5-16 14:22:23 | 显示全部楼层
学习一下
发表于 2014-5-18 03:02:21 | 显示全部楼层
感谢楼主分享
发表于 2014-5-23 14:41:42 | 显示全部楼层
dingyixia
发表于 2014-5-25 20:41:54 | 显示全部楼层
..下载看看
发表于 2014-5-26 12:16:10 | 显示全部楼层
下来看看
发表于 2014-7-24 13:56:15 | 显示全部楼层
回复 1# decade


   多谢拉,学习一下
发表于 2014-8-16 07:48:27 | 显示全部楼层
非常感谢,正需要
发表于 2014-8-17 22:14:29 | 显示全部楼层
最近开始学习 来使用使用
发表于 2014-8-21 12:05:42 | 显示全部楼层
谢谢楼主分享,
帮助很大!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 02:30 , Processed in 0.025410 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表