设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › PLL_DLL System Noise Analysis for Low Jitter Clock S ...
123456下一页
返回列表 发新帖
楼主: jason_zhuzhu

[资料] PLL_DLL System Noise Analysis for Low Jitter Clock Synthesizer Design

[复制链接]
jungjw
发表于 2010-12-16 01:28:17 | 显示全部楼层
geqeeee
回复 支持 反对

使用道具 举报

发表于 2010-12-16 06:37:53 | 显示全部楼层
参考一下~~·
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

calven
发表于 2011-3-23 14:19:51 | 显示全部楼层
看一下
回复 支持 反对

使用道具 举报

calven
发表于 2011-3-25 20:22:58 | 显示全部楼层
不错的文章
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

sx_2010
发表于 2011-5-5 19:28:36 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

liiru
发表于 2011-7-8 13:22:37 | 显示全部楼层
needed
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-9-10 13:29:17 | 显示全部楼层
A Harmonic-free and Fast-locking Delay-Locked Loop Adopting a Resettable Delay Line
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2011-9-10 23:05:05 | 显示全部楼层
回复 1# jason_zhuzhu


    xiexie
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-9-11 00:38:00 | 显示全部楼层
非常感谢~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

doedr
发表于 2011-9-11 03:58:23 | 显示全部楼层
水平有限
回复 支持 反对

使用道具 举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-10 18:44 , Processed in 0.016374 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表