请教各位一个关于PLL中环路滤波器的问题

nicist

这个问题困扰我很久了，就是关于PLL中环路带宽和相位裕度的问题。
首先说环路带宽，我理解的环路带宽就是环路增益下降为1使得频率。我在有些论文上看到有闭环带宽，他到底与开环单位增益频率有什么关系（对于三阶环路滤波器）？
其次是相位裕度，二型PLL的开环传递函数在原点有两个极点，在算相位裕度的时候我看到很多论文都是180度+零点相位—极点相位（对于二阶环路滤波器），我感觉多加了180度，因为在原点的两个极点已经损失了180度的相位裕度。还是我想错了？
请大家帮我想想，小弟我先谢谢各位了.讲的时候讲清楚一点。

Genny

闭环环路带宽反映锁相环工作的速度, 但是闭环-3dB带宽不好计算. 对于高阶锁相环来说，开环单位增益带宽和闭环-3dB带宽很接近，一般差1.3-1.5倍，所以用开环单位增益带宽去估计闭环带宽。

nicist

谢谢Genny，还有哪位大牛帮我解答一下好吗？很困惑啊!
感觉锁相环学的混混沌沌的。

twfly

个人认为哈我们说的环路带宽，一般都是只PLL开环传输函数的带宽，而闭环的带宽，一般都是只闭环传输函数的-3DB带宽。
开环增益带宽就是我们常说的PLL开环传输函数的带宽，即|H（s）|open-loop=1的时候的带宽；
1楼说得对，对于3阶的滤波，其环路带宽与闭环-3DB带宽在阻尼因子比较大的时候非常接近，所以一般在高阶情况下都将2者看成一样。
180度+零点相位—极点相位（对于二阶环路滤波器），对的，你在原点2个极点，损失了180°，那公式就是减去180°（—极点相位），最终就只有零点相位了啊，这个值的大小就是你的相位裕度了啊。。。

ROWANHUANG

学习！

nicist

谢谢twfly。
你说的环路带宽定义跟我想的一样。
对于相位裕度，在三阶环路滤波器中，很多人将相位裕度写成：180度+零点相位—第一个极点相位—第二个极点相位，我感觉这是不对的，很多论文中出现了这个问题，包括DEAN在PLL设计中二阶LPF的相位裕度也是这样的问题，三阶LPF的相位裕度就减去了180度，我觉得对于三阶LPF，正确的相位裕度是：零点相位—第一个极点相位—第二个极点相位，180度没有了是因为三阶LPF的四阶锁相环在原点的两个极点已经消耗了180度的相位裕度。

twfly

呵呵，其实你的原点的180°被你无形的就扣了，其他书的也没错，就是前面加了个180°，而你没加，但是扣除了180°，那不就是180+零点相位—第一个极点相位—第二个极点相位-180啊。。和你想的一样的。。

guang3000

闭环环路带宽反映锁相环工作的速度, 但是闭环-3dB带宽不好计算. 对于高阶锁相环来说，开环单位增益带宽和闭环-3dB带宽很接近，一般差1.3-1.5倍，所以用开环单位增益带宽去估计闭环带宽。
Genny 发表于 2010-3-10 19:46

                               
登录/注册后可看大图

学习了！

snoobby

回复 4# twfly


    各位大神，我想请教一下，锁相环输出频点左右310khz位置有杂散（可能是DC-DC电源引起的），大约比主瓣低12dbm，可以通过修改环路滤波器滤掉吗？这个问题困扰我几个月了～

xuriver2012

回复 9# snoobby


    首先你要分析这个spur从电源（按照你的假设）到输出的传输函数，然后才能够回答你的问题。如果说这个干扰是从输入引入的，那么改变PLL的带宽（缩小）可能会有帮助。如果这个干扰是从电源引入的，那么提高模拟模块的PSRR才是解决问题的关键。