AMS仿真问题，cannot access analog values

DruculaC

一个数模混合电路，模拟块使用原理图做的，数字模块使用verilog写的。在HED的AMS中设置好了，run 之后，出现simvision窗口，再run的时候，就在console里面报如下错误：
run
ncsim: *E,RNUNES: End of simulation callbacks already executed, cannot continue.
ncsim> ncsim: *W,ALGFIN: Cannot access Analog values since the analog solver has terminated.
ncsim: *W,ALGFIN: Cannot access analog values since the analog solver has terminated.

然后我找到ncsim.log，在里面发现如下错误：
Warning from UltraSim.
    WARNING (USIM-52): Analog simulation has not yet started. Access value
        after start of simulation (run -sync).
run
Fatal error found by UltraSim in `zhangdi+i2c_verilog+schematic+0x10000002',
        during circuit read-in.
    FATAL (SFE-82):
        "/home/richard/cadence/zhangdi/i2c_verilog/schematic/verilog.vams" 55:
        `b11': An instance of `mp', port name `S' not found.
    FATAL (SFE-82):
        "/home/richard/cadence/zhangdi/i2c_verilog/schematic/verilog.vams" 55:
        `b11': An instance of `mp', port name `D' not found.
        。。。。
用的是csmc05工艺，调用了st02里面的mn和mp，到底是什么错误阿？

ps：我用verilog代码，但是还有一个testbench代码，不知道在AMS中如何用testbench.v来仿真呢？用nclaunch是可以的，但是nclaunch又不能做数模混仿。

DruculaC

已解决。
解决办法：在CDF中修改cell文件，在simulator information中将ams 和ultrasim的信息加入进去。有些比较搓一点的foundry在提供的时候没有加ams的仿真参数。我就是这种情况。

具体如何加信息，可以参考cadence自带的CDF

justzhan

请加我QQ：113927672，cadence软件碰到的问题可以交流下

robberxiong

我也遇到同样问题，郁闷啊！

robberxiong

回复 2# DruculaC

你好！请问能具体说一下如何加CDF属性吗？
我也在仿真AMS这里出现同样问题，但是我没有例子可以参考

DruculaC

在CIW窗口中，tools-CDF-edit，选择你要修改的模型，找到其中的spectre，看看，然后到ams和ultrasim中修改成类似的就可以了。

robberxiong

回复 6# DruculaC


    实验了很多次，还是不行，特别是电容模型，只好用analogLib中的电容来做。

DruculaC

回复 7# robberxiong


    电容模型好像也是可以这样做的。不过不记得了。

robberxiong

回复 8# DruculaC

哦多谢，现在我又遇到一个问题，在仿真S/H电路 时候，报出我的开关管没有正确设置，现在我是用Verilog-A写的一个模型，理想开关，里面设定了一个参数VTH，当开关管的控制电压大于这个VTH时，开关管合拢，否则开关管不通。 在AMS仿真时说这个参数不是  一个合法的参数。
"vth" is not a valid parameter for an instance of 'switch'. ignord.
请问你有无用到这种用Verilog-A写的开关管模型？可以在AMS中仿真通过吗？

DruculaC

这个就没试过了。。。