在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2388|回复: 3

[求助] 请教大家一个问题

[复制链接]
发表于 2010-2-9 09:47:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我最近遇到一个问题,我的数据位宽为16位,管脚绑定在FPGA的两侧,
现在时序有一些问题,如果我将这个模块分开写(按两侧的位宽),会不会在时序上有一些好处
发表于 2010-2-9 12:40:40 | 显示全部楼层
没看懂,不好意思
发表于 2010-2-9 18:33:39 | 显示全部楼层
我也看不懂。。。
发表于 2010-2-9 22:07:57 | 显示全部楼层
我也没看懂。
你的意思是把16bit的数据bus拆开在FPGA两边,各8bit?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 09:52 , Processed in 0.015696 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表