|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
博士学位论文--新型CMOS 折叠流水结构ADC 的研究
摘 要
A/D 转换器（以下简称ADC）是自然界中的物理信号进行数字化处理的入口
部件，它的性能及制作方式直接影响到进行数字信号处理的物理信号的范围及其
处理成本；集成电路的SoC 的趋势要求ADC 在系统芯片中嵌入化，随着集成制作
技术的发展，提高嵌入式ADC 性能的研究是一项持续进行的重要课题。
本论文基于所在实验室先前的研究基础及国际上的发展动态，开展建立在标
准CMOS 数字制作工艺基础上的新型CMOS 嵌入式高速、高精度折叠ADC 的研究。
论文的主要创新成果如下：
1、分析表明：CMOS 折叠电路的精度主要受限于折叠预放失调。本文提出了
一种创新的动态匹配技术，达到了消除折叠预放电路失调的目的。与已有的各种
解决方案（包括平均技术）相比，本文所提新方案不仅有效改善了折叠预放失调
性能，突破了已有CMOS 工艺制作折叠结构ADC 只能实现8 位以下转换分辨率的
限制，而且在电路规模、系统功耗和时钟配置等方面均有较大的优势。
2、本文提出了基于单向隔离模拟开关的分步预处理思想。与常规的模拟开
关分步预处理相比，新方案大大减少了模拟开关的数目，简化了电路结构，而且
具有高匹配精度要求的精密电阻和模拟开关的数目大幅减少，同时也有利于降低
精密电阻和模拟开关的设计和制作难度。
3、基于动态匹配技术和单向隔离模拟开关的分步预处理，本文提出了一种
新型CMOS 嵌入式高速高精度折叠ADC 结构。与传统的折叠结构相比，电路规模
得到极大压缩，一个10 位转换只需32 个比较器，30 个折叠预放电路，28 路分
布式跟踪保持电路，系统功耗也随之降低；动态匹配技术确保了高分辨率转换时
的精度要求；流水方式工作保证奈奎斯特采样，同时较少的流水级数以及简单的
级间跟踪保持电路使得新型结构在流水迟延和系统功耗上要优于流水算法结构。
4、采用CSMC-HJ 0.6μm 双阱、双金属层CMOS 器件参数及工艺制作平台，对
10Bit、50MSPS 新型结构ADC 实例进行了深入的系统结构研究、单元电路研究和
芯片的版图设计。单5V 电源电压下，功耗120mW；嵌入式中关键的芯片版图面
积仅为1.44mm2；论文还对先期基础研究的部分单元进行了流片测试分析。
关键字——模数转换器，折叠插值，分步，流水，单向隔离模拟开关，动态匹配，
数字校正 |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2010-2-2 09:48:07
楼主
