设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用Verilog（FPGA）实现USB源代码-PCB下载站.rar ...

123 4 5 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

楼主: yuch1981

[转贴] 用Verilog（FPGA）实现USB源代码-PCB下载站.rar

发表于 2010-3-21 18:44:43 | 显示全部楼层

dddddddddddd

回复支持反对

使用道具举报

发表于 2010-3-22 00:33:19 | 显示全部楼层

thx for sharing

回复支持反对

使用道具举报

发表于 2010-3-29 20:46:46 | 显示全部楼层

dddddddddddddddddddd

回复支持反对

使用道具举报

发表于 2010-3-30 16:10:19 | 显示全部楼层

谢谢！！！！！！！！！

回复支持反对

使用道具举报

发表于 2010-4-9 21:53:59 | 显示全部楼层

不是verilog语言的

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-25 09:44:46 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-4-25 21:23:33 | 显示全部楼层

看起来很不错

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-4-28 15:29:09 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-5-1 23:56:02 | 显示全部楼层

搞的USB？好使吗？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-5-2 02:19:32 | 显示全部楼层

thx for sharing

回复支持反对

使用道具举报

123 4 5 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-22 13:19 , Processed in 0.017250 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表