在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: teradyne

用什么软件将netlist文件如何转换成电路图呢

[复制链接]
发表于 2007-10-9 14:40:49 | 显示全部楼层
没听说过,正在找把电路图变成网表的工具
发表于 2007-10-9 16:37:00 | 显示全部楼层
netlist 里没有相对位置的资讯~~
想要可以看得出来是什么电路,还要花一点时间整理电路~

Laker-ADP 还可以分辨出一些电路~~
效果大概是目前最好的吧
发表于 2007-12-2 15:29:04 | 显示全部楼层
这个没什么实用价值吧
发表于 2008-3-21 20:10:38 | 显示全部楼层
同一7楼的
发表于 2008-3-21 22:11:27 | 显示全部楼层
都说Laker转得好,可惜我没有。
我用Cadence转过,是先用awk脚本把CDL/Spice转为Verilog,并生成一个SKILL程序,生成的Verilog网表需要人工修改部分端口类型,再verilog in,再load那个SKILL来标参数。
这样生成的原理图很乱,但至少不是缩成一团。
发表于 2008-3-21 23:45:40 | 显示全部楼层
cadence import->cdl就可以了:
         1.如果网表没有标器件坐标的话会缩成一团,
         2.而且导入时只认model名为nfet和pfet的mos器件,所以如果不是需要用命令替换一下。
         3.到google上搜一下import cdl有一些knowhow
发表于 2009-12-16 01:07:21 | 显示全部楼层
It's a good idea.
发表于 2009-12-16 16:21:59 | 显示全部楼层
................
发表于 2009-12-16 21:05:34 | 显示全部楼层
我都是人工转的说。。。
发表于 2009-12-17 08:38:35 | 显示全部楼层
能够很好的转换的软件估计没有吧,还是自己画好!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-19 19:01 , Processed in 0.027078 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表