在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: huanguestc

[转贴] cadence内部的verilog培训教材(附lab)

[复制链接]
发表于 2010-1-5 01:47:11 | 显示全部楼层
to huanguestc    have you other cadence tutorial?
发表于 2010-1-5 09:59:26 | 显示全部楼层
很好的资料,拿来欣赏欣赏
发表于 2010-1-5 10:11:09 | 显示全部楼层
thanks
发表于 2010-1-5 11:27:25 | 显示全部楼层
内容是什么东东?
 楼主| 发表于 2010-1-7 00:40:42 | 显示全部楼层
to LoktikVJ :
还有 Allegro_PCB、RTL Compile、digital IC noise chip optimization、digital IC noise、digital Layout SI High Speed、Low Power digital Implementation等。都是导师在Cadence工作时用的,但是这些好像国内都没用到过吧,都是比较高端的了,不一定能用到。如果大家有需要的话我再上传吧。都附有详细的lab
发表于 2010-1-7 03:58:25 | 显示全部楼层
to huanguestc  very interesting:
RTL Compile,digital IC noise chip optimization,digital IC noise,digital Layout SI High Speed, Low Power digital Implementation.
Beforehand thank you.
发表于 2010-1-7 08:32:42 | 显示全部楼层
下了看了一下, cadence讲的内容的确不错,而且还是2007年的,强烈推荐
发表于 2010-1-7 14:39:01 | 显示全部楼层
eetop
发表于 2010-1-15 10:28:21 | 显示全部楼层
需要这东西啊
发表于 2010-1-15 10:29:24 | 显示全部楼层
没钱真烦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 06:09 , Processed in 0.040084 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表