在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3980|回复: 20

[资料] Reset circuit design

[复制链接]
发表于 2010-1-2 20:57:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Reset design

超大规模集成电路设计中的复位电路设计.pdf

222.22 KB, 下载次数: 128 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-1-9 16:14:42 | 显示全部楼层
回复:thanks
发表于 2010-1-9 16:28:04 | 显示全部楼层
好贴
发表于 2010-1-13 16:12:46 | 显示全部楼层
好东西啊
发表于 2010-1-14 06:57:57 | 显示全部楼层
学习一下,FPGA通过加载实现reset不可以吗
头像被屏蔽
发表于 2010-1-15 03:07:03 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2010-1-15 12:12:42 | 显示全部楼层
看看,什么东西
发表于 2010-1-15 15:50:31 | 显示全部楼层
thanks a lot
发表于 2010-1-15 16:00:03 | 显示全部楼层
thanks
发表于 2010-1-15 22:04:41 | 显示全部楼层
异步复位,同步解复位;保证复位信号能同时达到逻辑单元,避免逻辑单元不同时复位,造成逻辑的异常。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 16:40 , Processed in 0.032436 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表