在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6046|回复: 2

[求助] 请教FPGA自动复位问题

[复制链接]
发表于 2009-12-29 08:29:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
自己设计的一个FPGA平台,用的片子是stratixii的EP2S180F1020C3,调通后工作正常。但随着FPGA里集成进来越来越多的电路,FPGA最近出现了一个现象:复位引脚经常自动复位,当去掉一定的电路后,工作又恢复正常。请问各位大侠有没有遇到过类似的问题啊?怎么解决的?
是不是因为FPGA消耗功率加大后,造成电源系统不稳定?或者有其他可能?
谢了先!!
发表于 2009-12-29 22:22:11 | 显示全部楼层
本帖最后由 birdshanshan 于 2009-12-29 22:23 编辑

1、建议楼主咨询FPGA 厂家的FAE,看看PLL 之类的使用是否有问题;
2、建议楼主认真看看时钟和复位相关的FPGA 综合报告,Warning也不要放过,主要关注timing violation,以及优化报告。楼主的现象很像时钟树,或复位资源出了问题;
3、建议楼主也在“数字前端”讨论区发帖
发表于 2010-1-14 20:46:25 | 显示全部楼层
我易以前也遇到过这情况,不过问题很简单,是看门狗复位引起 的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:57 , Processed in 0.017864 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表