设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 寄存器组与latch的问题？

12 / 2 页

发新帖

楼主: verilog20090412

[求助] 寄存器组与latch的问题？

发表于 2010-1-3 17:09:41 | 显示全部楼层

要搞清楚出现latch的原因：
一般是在组合逻辑中没有完整的赋值
比如If后没有else（只在If中赋值，没有在else中赋值）
或case中没有Default或others

回复支持反对

发表于 2010-2-10 01:28:35 | 显示全部楼层

好复杂~~~~~~~~~~~~~

回复支持反对

发表于 2010-2-10 09:40:40 | 显示全部楼层

第一句就有问题，太长不想细看，
always @ (*)，你到底是要生产组合逻辑还是时序逻辑？

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-29 05:32 , Processed in 0.013793 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表