请教一个问题，关于上升沿和下降沿结合采数据的问题

zhifine

比如我有两个模块，A，把数据缓存两行，上升沿采数据，接着对这两行数据逐个相乘，然后将相乘结果再放入新的缓存B，此时B是用上升沿触发好，还是用下降沿触发好，那种方式性能最好，速度最快？
谢谢

s0lar

应该根据具体的设计参数来选择吧？

feilang250

对同一个时钟最好只用上升沿或只用下降沿，要不容易出问题啊

tks15

rising edge is generally faster then falling edge, becasue falling edge is the result of circuit discharge. We know, discharge is generally slower.

paulinx

用上升沿触发好,速度更快。

hoteagle2

我想知道你说得性能问题是系统角度出发考虑的还是器件角度出发考虑的。这里有好几个问题：
1。 模块A中的reg1和reg2的工作状态。如果每次必须等两个时钟周期锁存数据到reg1和reg2，才可以开始新一轮的乘法计算，那么A的输出采样周期就是输入的两个时钟周期左右。
2。 如果只要模块A中的reg1和reg2的内容之一进行了更新，就可以进行A中的一次乘法运算，那么A的输出采样基本上是一个时钟周期一次。


以上两种情况，对A的输出采样都没有可能在半个时钟周期内进行，所以系统角度应该是没有上升、下降对性能影响的问题。
从器件角度，可以通过比较时序库中REG的CK->Q的延迟来决定那种更快。一般为了电路设计的简单和稳定性，我个人不倾向在这种情况下使用下降沿来捕捉A的输出信号。

harrysolar

楼上的，学习了

feilang250

楼上的分析的好

handsomehhj

rising edge is better

amormio124

太模糊，
只是不建议上升沿和下降沿混用。