在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3310|回复: 3

[求助] SpetreVerilog仿真求助

[复制链接]
发表于 2009-12-14 21:19:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近我在做SpetreVerilog仿真时IC5141报错:
Error in cleaning up IPC in an attempt to quit.
Error in DC simulation for mixed-mode.
Error found by spectre during DC analysis during info "finalTimeOP" analysis skipped due to inability to compute operating point.
请高手多多帮忙.
thanks very much!

发表于 2009-12-14 21:33:23 | 显示全部楼层
没遇到过,
发表于 2009-12-14 21:56:21 | 显示全部楼层
看起来似乎是工作点不收敛,看看电路有什么地方是非稳态的吧
 楼主| 发表于 2009-12-14 22:57:03 | 显示全部楼层
多谢ncLM,但我不明白第一个错误IPC是什么意思;
还有,在仿真的时候电脑响应很慢,有时还会自动退出ciw,请高手指教
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 21:44 , Processed in 0.023655 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表