LDO测试发现在大负载时输出电压下降

bkat · 发表于 2009-11-27 09:22:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

tsmc18流的LDO在负载较重时（10mA --> 20mA），输出电压变小（1.8V --> 1.6V）

仿真时输出即使到50mA也不会出现输出电压下降的情况（前后仿都验证过）

此时输出电压稳定在1.6V，应该不是稳定性问题。请问有碰到过同样情况的？

xcoder · 发表于 2009-11-27 11:16:49

tsmc18流的LDO在负载较重时（10mA --> 20mA），输出电压变小（1.8V --> 1.6V）

仿真时输出即使到50mA也不会出现输出电压下降的情况（前后仿都验证过）

此时输出电压稳定在1.6V，应该不是稳定性问题。请问有碰到 ...
bkat 发表于 2009-11-27 09:22

登录/注册后可看大图

package and bonding wire resistance?

bkat · 发表于 2009-11-27 12:41:09

不明白 xcoder 具体指的是什么意思

负载时片内的测试点在片外

加上package and bonding 模型也验证过的

mycolee · 发表于 2009-11-27 12:47:13

PCB的连线电阻有没有考虑？

lrzhu · 发表于 2009-11-27 12:47:31

可以测试bandgap嘛？测一下，看看是不是banggap的问题（重载下轻载下都测试下），如果是的话，有可能layout没处理好，可能会有latch up问题。

chenxinweihai · 发表于 2009-11-27 15:44:13

有可能是bandg问题...或者大负载时影响误差放大器失调?

wfish · 发表于 2009-11-28 02:39:07

must be the parasitic resistance

xcoder · 发表于 2009-11-29 21:47:17

不明白 xcoder 具体指的是什么意思

负载时片内的测试点在片外

加上package and bonding 模型也验证过的
bkat 发表于 2009-11-27 12:41

登录/注册后可看大图

那你试试LRZHU的建议，LAYOUT可能没考虑好

amodaman · 发表于 2009-11-30 05:46:53

拿电路图出来看看才能看个究竟。

ckseu · 发表于 2009-12-1 12:37:20

Vout 是突变还是线性掉下来的？
线性的掉，楼上说的各种情况都有可能
突变，是不是保护电路（限流等）起作用了
BTW，不太同意是BGR的问题

LDO测试发现在大负载时输出电压下降

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2