在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4221|回复: 26

Verilog 阻塞和非阻塞分析(中英文配套)

[复制链接]
发表于 2009-11-2 20:51:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog 阻塞和非阻塞分析好资料

Nonblocking Assignments in Verilog Synthesis,Coding Styles That Kill!.pdf

68.63 KB, 下载次数: 57 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog阻塞非阻塞赋值.doc

167 KB, 下载次数: 79 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-11-2 22:06:09 | 显示全部楼层
Rome Catacombs
发表于 2009-11-2 22:27:25 | 显示全部楼层
assign
and
deassign

OK
发表于 2009-11-2 22:43:01 | 显示全部楼层
xiexie
发表于 2009-11-2 22:48:36 | 显示全部楼层
ok, it is useful!
发表于 2009-11-2 23:00:37 | 显示全部楼层
dddddddddddddddddddd
发表于 2009-11-3 10:06:06 | 显示全部楼层
支持一下
发表于 2009-11-3 10:42:36 | 显示全部楼层
80谢谢楼主分享
发表于 2009-11-3 11:41:33 | 显示全部楼层
谢谢楼主分享 啊
发表于 2009-11-3 21:46:19 | 显示全部楼层
下来看看先
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 15:44 , Processed in 0.026090 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表