设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用Verilog设计SPI串行总线接口

12 / 2 页

发新帖

楼主: sjyedafan

用Verilog设计SPI串行总线接口

发表于 2016-11-17 11:37:11 | 显示全部楼层

看了评论感觉没有用啊！

回复支持反对

发表于 2016-12-11 11:51:25 | 显示全部楼层

貌似介绍得好简单啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-9-13 20:11:32 | 显示全部楼层

有点乱,不实用

回复支持反对

发表于 2017-9-14 08:44:20 | 显示全部楼层

真假难辨啊

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-9-17 12:56:39 | 显示全部楼层

thank you

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-8-21 14:00:23 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-11 05:41 , Processed in 0.020553 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表