设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Design for Test
返回列表 发新帖
查看: 1850|回复: 3

Design for Test

[复制链接]
prguo
发表于 2004-9-3 18:05:09 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
问个弱弱的问题：
在进行SOC设计时，测试电路(JTAG、BIST等)到底是由EDA工具来完成还是需要
设计者自己写测试电路的代码？我记得DC在综合时可以插入测试电路的。如果SOC中某个小小小模块都要自己写测试电路，那岂不时很烦，而且也很困难呀!
期待大家的见解，谢谢!
Design, 测试, 而且, 设计者

相关帖子
回复

举报

goodhope
发表于 2004-9-4 23:10:45 | 显示全部楼层

Design for Test

JTAG一般都有IP core.BIST 一般都有ASIC vendor提供。知道怎么接线就行了。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

greatrebel
发表于 2004-9-6 05:53:01 | 显示全部楼层

Design for Test

请问在FPGA的mapping report里有一个JTAG的门数的报告，是不是这个JTAP在mapping的时候就给自动的做了？
回复 支持 反对

举报

dragonba
发表于 2004-9-6 17:53:20 | 显示全部楼层

Design for Test

在FPGA设计中涉及不到DFT，但是在ASIC设计中，DFT是非常重要的一个环节，Synopsys的DFT工具包括在DC中，Mentor的DFT工具叫DFT Advisor，都很贵的。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 16:56 , Processed in 0.026300 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表