请教Fpga和cpld在一个板子上的问题

clkgtr

现在在画一个电路板，上面fpga和cpld是在一个板子上的，我想问下，配置的时候把这两个芯片应该是用JTAG链连一起下载数据吧。之后如果要分配管脚，就是某些管脚用fpga的，某些用cpld的，这个是怎么实现呢？还有时钟输入也需要分成2股分别连fpga和cpld实现同步吗？我下了一个ML401的开发板，上面有fpga和cpld的电路连接图，但是我不知道上面把fpga的管脚，如prog_b,init_b这些跟cpld的管脚也连在一起了，这是什么作用呢？请问有没相关方面的资料或者教程？谢谢了